CPLD+SD卡驅(qū)動2.8寸TFT真彩屏開發(fā)板采用嵌入式片上系統(tǒng)C8051F340（51內(nèi)核）為控制核心，通過SPI接口控制外擴SD卡，利用SD作為存儲媒質(zhì)為彩屏提供存儲數(shù)據(jù)場所，實現(xiàn)了對SD卡的讀取控制；同時擴展了CPLD，實現(xiàn)CPU與彩屏間的時序控制要求，學習者可以學習單片機同CPLD的系統(tǒng)控制，通信等技能,是學習嵌入式片上系統(tǒng)及CPLD和SD卡控制的理想工具。


      CPU采用C8051F340

（1）高速流水線結(jié)構(gòu)的8051 兼容的CIP-51 內(nèi)核，最高48MIPS 執(zhí)行速度；

（2）全速非侵入式的系統(tǒng)調(diào)試接口（片內(nèi)，C2 接口）；

（3）真正10 位200ksps 的多通道單端/差分ADC，帶模擬多路器；

（4）高精度可編程的12MHz 內(nèi)部震蕩器；

（5）64KB 字節(jié)可在系統(tǒng)編程的FLASH 存儲器；4352（4096+256）字節(jié)的片內(nèi)RAM；

（6）USB 2.0通信接口，支持全速12Mbps通信和低速1.5Mbps通信；

（7）硬件實現(xiàn)的SPI，SMBus/IIC 和2 個UART 串行接口；40 個I/O 端口；

（8）具有5 個捕捉/比較模塊的可編程計數(shù)器/定時器陣列；

（9）片內(nèi)上電復位，看門狗定時器，2 個電壓比較器，VDD 監(jiān)視器和溫度傳感器；

       CPLD

1.  高密度。XC9500系列器件內(nèi)有36~288個宏單元（每個宏單元內(nèi)包含1個寄存器），800~6400個等效門，封裝引腳44~352個。

2.  高性能。XC9500系列器件所有信號都有相同的延時，而與其路徑無關(guān)。其引腳的傳輸時間Tpd最快可達3.5ns，相應的計數(shù)器頻率可達125MHz。XC9500XL CPLD器件Tpd最快可達4ns,相應的計數(shù)器頻率可達200MHz。

3.  在系統(tǒng)可編程。所有XC9500系列器件均含有JTAG測試接口電路，具有5V或3.3V在系統(tǒng)可編程ISP能力，具有最小1萬次編程/擦除次數(shù)。在系統(tǒng)編程通過邊界掃描測試引腳進行。

4.  5V和3.3V工作電壓混合模式

5.  增強引腳鎖定功能。XC9500系列器件的結(jié)構(gòu)特性著重系統(tǒng)內(nèi)編程的要求，增強的引腳鎖定功能可以避免重做昂貴的電路板。


    2.8寸TFT真彩觸摸液晶屏

1.  支持8/16位總線接口

2.  320*240大屏幕

3.  26萬色TFT-LCD

4. 預留TSC2046（4線觸摸屏控制器）,SPI接口


     接口

1.  標準DB9串行接口

2.  JTAG調(diào)試接口

3.  USB2.0數(shù)據(jù)通信接口

4.  CPU及CPLD空閑管腳全部引出

5.  通過xilinx CPLD 下載線直接與PC機通訊，可進行數(shù)據(jù)下載、在線編程等


      軟件資源

★  單片機讀取SD卡數(shù)據(jù)的程序?qū)崿F(xiàn)

★  基本的UART 字符串輸出程序

★  單片機驅(qū)動彩屏程序?qū)崿F(xiàn)

★  CPLD實驗，學習時序電路及邏輯電路設計原理

★  CPLD設計工程文件輸入，原理輸入方法，VHDL、VeriLog輸入法，例程

★  CPLD在線編譯，仿真，下載軟件的設置，使用，下載教程

★  提供USB驅(qū)動程序包括HID(人體工程學設備）驅(qū)動程序代碼，BUILK（批量傳輸）驅(qū)動程序代碼，INTERRUPT（中斷傳輸）驅(qū)動程序代碼，及這幾種驅(qū)動的上位機程序代碼

★  提供完整的Keil C51源代碼的項目工程文件

★  提供完全可用齊全的軟件:主軟件xilinx ISE6 仿真軟件modelsim6.2

★  提供VHDL及原理圖輸入設計的CPLD項目工程文件

★  提供相關(guān)測試軟件,工具軟件，PROTEL 99SE版本原理圖文件

★  免費贈送C8051F340全套設計源碼,包